SEARCH INDEX

JAPANESE

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-076378

(43) Date of publication of application: 06.04.1988

(51)Int.CI.

H01L 29/78

H01L 27/12

H01L 29/28

(21)Application number: 61-222522

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

18.09.1986

(72)Inventor: TSUMURA AKIRA


HIZUKA YUJI


ANDO TORAHIKO

(54) FIELD-EFFECT TRANSISTOR

(57) Abstract:

PURPOSE: To obtain a stable operation and reduce a leakage of electricity so that an electric current between a source electrode and a drain electrode can be drastically changed by a gate voltage by causing a semiconductor layer to form an organic thin film having a specific thickness which is composed of ,,-conjugated polymer, when conductivity of the above semiconductor layer serving as a current path between the source and drain electrodes is controlled by the gate voltage through an insulating thin film. CONSTITUTION: A metal film 2 that functions as a gate electrode, an insulating thin film 3, an organic thin film that is composed of "conjugated polymer and has a thickness of 1000 & angst; or less, thereby performing the task as a semiconductor layer 4, as well as the metal film 6 that functions as respective electrodes of source and drain are formed on a substrate. In view of the ease of the film formation and composition, ,,-conjugated polymer having a fivemembered heterocyclic ring is in wide use. Among them in particular, it is preferable to have "-conjugated polymer exhibited by I and II expressions and it is still more desirable for it to use polythiophene and poly (3-methylthiophene) from the practical





point of view. Thus, the above measure makes it possible to obtain a stable operation and reduce a leakage of electricity and furthermore change drastically an electric current between source and drain electrodes by means of a gate voltage.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63 - 76378

(3) Int Cl. 1

識別記号

庁内整理番号

母公開 昭和63年(1988)4月6日

H 01 L 29/78 27/12 29/28 3 1 1 B - 8422 - 5F

7514-5F

6835-5F 審査請求 未請求 発明の数 1 (全10頁)

図発明の名称 電界効果型トランジスタ

②特 願 昭61-222522

❷出 願 昭61(1986)9月18日

②発 明 者 津 村 顕 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社 材料研究所内②発 明 者 肥 塚 裕 至 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

材料研究所内

⑫発 明 者 安 藤 虎 彦 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

材料研究所内

①出 顋 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

②代 理 人 弁理士 大岩 增雄 外2名

見 無 2

1. 発明の名称

電界効果型トランジスタ

2. 特許請求の範囲

(1)ソース電極とドレイン電極間の電流通路である半導体層の電導度を絶縁薄膜を介してゲート電圧によつて制御するものにおいて、上記半導体層が、エー共役系高分子から成る厚さ 1000Å以下の有機薄膜であることを特徴とする電界効果型トランジスタ。

(2) π - 共役系高分子が複素五員環を有する特許 防求の範囲第1項記載の電界効果型トランジスタ。

(3) 複菜五貝類を有するπ - 共役系高分子が、一般式

式中、XはSおよびO原子の内の一個、R₁ およびR₂はーH、-CH₈、-OCH₈、-C₂H₅ およ び-OC₂H₆ 茲の内の一個、n は整数 で示されるものである特許結束の範囲第2項記載 の電界型トランジスタ。

(4) 複素五貝環を有するπ~共役系高分子が一般 式

式中、R1およびR2は-H, -CHa, -OCHa, -C2Ha および-OC2Hs 基の内の一種、Raは- H, -CHa, -C2Ha, -CaHa, -CAHa

で示されるものである特許請求の範囲第 2 項記載 の電界効果型トランジスタ。

(6) 複菜五具環を有するπ - 共役系高分子がポリチオフェンである特許 請求の範囲第 8 項記載の配界効果型トランジスタ。

(6) 復発五員 環を有する x - 共役 X 高分子が ポリ (8- x チルチオフエン) である特許 請求の 範囲 第8項記載の電界効果型トランジスタ。

特開昭63-76378 (2)

(7) 有機跨膜を電気化学的重合法によつて得る特許 請求の範囲第1項ないし第6項の何れかに配載の電界効果型トランジスタ。

8. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、有機半導体を用いた電界効果型トランジスタ(以下、FET案子と略称する)に関するものである。

〔従来の技術〕

ボー共役系高分子は化学構造の骨格が共役工工 結合や共役三度結合から成つており、ボーセ伝・動 の重なりによって形成される価値子帯と伝達を およびこれを隔てる禁制帯から成る、禁御を 有しているものと考えられている。 禁殺系の を関しているものと考えられている。 禁役系の は1.5~4eVの範囲にある。このためにボーナ役 は1.5~4eVの範囲にある。とのためにボーナ役 、でいるものは絶縁でである方法 でいるものでは絶縁でである方法 でいるが、電気では絶縁でである方法 は1.5~4eVの範囲にある。とのためにボーナかし、 では、である方法を でいてのでは絶縁でである方法 によっては、である方法 によっては、である方法 によっては、できる方法 でいてのでは、できるによった。しては、 では、に導帯に電子を注入(還元)すること

志を組み合わせた接合案子としては、p型および n 型ポリアセチレンを用いたpnホモ接合案子が知られている { アプライド フィジクス レターズ (Appl. Phys. Lett.) 第88巻、第18頁、 1978 年刊行 } 。また、ポリアセチレンとポリ(N ーメチルピロール) からなるヘテロ接合案子が報告されている (J. Appl. Phys. 第58巻、第 1279 頁、1985 年刊行)。

第 6 図は、従来のポリアセチレンを用いた FET 祭子の断面図である。 (以下、ドーピングという)によつて電荷を選ぶキャリャー(担体)が生じるものと簡単には説明されている。この結果、ドーピングの数を制御することによつて、電導度は絶縁体領域から金属領域の幅広い範囲にわたつて変えることが可能である。ドーピングが酸化反応の時に得られる高分子はp型、還元反応の場合にはn型になる。これは無機半導体における不純物添加の場合に似ている。このためにπー共役系高分子を半導体材料として用いた半導体素子を作製することができる。

具体的には、ポリアセチレンを用いたショットキー型接合案子(ジャーナル オブ アプライドフィジクス(J. Appl. Phys.)第52巻,第 869 頁・1981 年刊行。特開昭 56-147486 号公報等)、ポリピロール系共役系高分子を用いたショットキー型接合案子(特開昭 59-68760 号公報等)が知られている。また、無機半導体である n-CdS と p型ポリアセチレンとを組み合わせたヘテロ接合素子が報告されている(J. Appl. Phys. 第51巻、第4252 頁、1980 年刊行)。 ェー共役系高分子同

図において、(1) は茎板となるガラス、(3) はゲート電極となるアルミニウム膜、(3) は絶縁薄膜となるポリシロキサン膜、(4) は半導体層として働くポリアセチレン膜(厚さ:約 2900Å)、(6) および(6) はそれぞれソース電極とドレイン電極となる金膜である。

次に動作について説明する。ソース電極(5)とドレイン電極(6)の間に電圧をかけるとポリア 極極(6)の間に電圧をがけるとポリア 極極(7)とドレイン環極にはいる。とき、ガラス基板(1)レン を選んが流れる。このとき、ガラス基板(1)レン を選んが流れる。このとき、ガラス 基板(1)レン るとき、ガラス 基板(1)レン るのとき、ガラス を 単一 は で は で まって ポリア セチロ が で まって ポリア セチロ が で まって ボリア セチロ で で で と が で き、したが つって ソース・ドレイ で まる。(J. Appi. Phys., 第54巻、第3255 頁、1988 年刊行)第8 図は従来の FET 案子の ゲート 電圧 OV、-8V および 3V における ソース・ドレイン間 電圧(Y)による ソース・ドレイン間 電圧(Y)による ソース・ドレイン間 電 に (μ A) 変化を示す特性 図であり、図において、(1)、(2) お

特開昭 63-76378 (3)

よび(3) は、各々ゲート取圧 - 8 V、 0 V、および 8 V における上配特性で、 機軸はソース・ドレイン間 電流 (μA) で で が ドレイン間 電流 (μA) で で が で の 変化 は 絶縁 薄膜 が ゲート 電極 (2) に 正接する ポリア 印 する 取 圧 に よ つ て 変化 し 実 効 的 な ホール (正 孔) い の チャネル断 面 積 が 変化 で ま 子で は、 案子 気 中 で ま ひ か し、 ポリア セチン 自身 が 空 気 に か に 次 化 する た め に 、 案子 自身 の 安 定 性 が 極 め て 乏 し い の が 実 状 で あ る こ

野 7 図は、ポリ(N - メチルピロール)または
ポリチオフェンを半導体層とする F E T 茶子の断
面図を示す。図において、(3) は絶縁遊膜となる酸 化シリコン、(4) は半導体層として働くポリ(N メチルピロール)膜またはポリチオフェン膜、(6) および(6) は、それぞれソース電極とドレイン電極
となる金膜、(7) は蒸板変ゲート電極となる p 型シリコンである。この場合においても半導体層(4) を
通してソース電極(6) とドレイン電極(6) の間に流れ

ゲート電圧が 0 V の時にソース・ドレイン関電流がソース・ドレイン関電圧の増加と共に増えるといった、いわゆる リーフ 電流が、これら案子をスイッチング案子として用いる場合には、特に関題となっていた。 すなわち、ゲート電圧を印加した時と、 0 V の間でのソース・ドレイン間電流の比(スイッチング比)が低くなり実用上は大きな問題となっていた。

この発明はかかる問題点を解決するためになされたもので、安定に作動し、リーク電流を少なくすることができ、それによりゲート電圧によつてソース・ドレイン間電流を大幅に変えることができる収昇効果型トランジスタを得ることを目的とする。

(問題点を解決するための手段)

この発明の電界効果型トランジスタは、ソース電極とドレイン電極間の電流通路である半導体層の電源度を絶縁薄膜を介してゲート電圧によって制御するものにおいて、上配半導体層が、ェー共役系高分子から成る厚さ 1000Å 以下の有機薄膜で

る配統(配導度)をゲート電極に印加する配圧で 制御できる。

第8図はポリマー プリブリンツ ジャパン (Polymer Preprints, Japan 髙86 巻 第 8 号 第 609 頁、 1986 年刊行)に示されている従来の、半導体層にポリチオフェンを用いたFET案子の、ゲート駐圧 - 50、- 40、- 80、- 20、- 10 および 0 V におけるソース・ドレイン間電圧(Mによるソース・ドレイン間電流 (mA) 変化を示す特性図であり、(3) ないし(8) は、各ゲート電圧 - 50V、- 40 V、- 80 V、- 20 V、- 10 V、0 V における特性で、複軸はソース・ドレイン間電圧(M、経軸はソース・ドレイン間電圧(M、経軸はソース・ドレイン間電圧(M、経軸はソース・ドレイン間電圧(M、経軸はソース・ドレイン間電流 (mA) である。

(発明が解決しようとする問題点)

しかしながら、これらポリアセチレン、ポリ (N-メチルピロール) およびポリチオフエンを 半導体層として用いたFET菜子ではソース・ド レイン間の電導度をゲートから印加する位氏によ つてそれ程大きく変えることはできず、実用上の 銀点から、特性の改善が求められていた。特に、

あることを特徴とするものである。

(作用)

トランジスター動作で必要な箇所は、ソースとドレイン電極間で、しかも、ゲート絶縁 膜近 傍の半球体層 だけであり 残りの半球体層は単なる 抵抗体 として作用しているだけと考えられる。 その結果、ゲート電圧によつて制御できる電流に上乗せして、絶えず上配抵抗体を通しての解れ 電流が流れてしまう。そこでこの発明では、トランジスター動作として余分な部分を半導体層全体の膜厚を薄くすることによって除去しようとする。

(実施例)

第1図に、この発明の一実施例のFET案子の断面図を示す。図中、(1)は基板であり、(2)は基板(1)上に設けられたゲート電極として働く金属膜、(3)は絶縁薄膜、(4)は半導体層として働く厚き 1000 Å以下のェー共役系高分子から成る有機薄膜、(6) および(6)はそれぞれソースおよびドレイン電極として作用する金属膜である。

ことでとの発明に用いる材料としては以下に述

特開昭 63-76378 (4)

べるものがある。

茲板(1)は絶縁性の材料であればいずれも使用可 館であり、具体的には、ガラス。アルミナ機結体 ヤポリイミドフイルム,ポリエステルフイルムな どの各種絶縁性プラスチック等が使用可能である。 ゲート電極として働く金属膜印およびソースとド レインとして働く金属膜(5)。(6)としては金、白金、 クロム, パラジウム, アルミニウム, イソジウム などの金瓜や、銀酸化イソジウム・イソジウム・ 錫酸化物(ITO)等が用いるのが一般的であるが、 勿論これらの材料に限られる訳ではなく、また、 これらの材料を2種以上用いてゲート電極として 使用しても差し支えない。ここで金属膜を設ける 方法としては、蒸着、スパツコリング、めつき、 CVD成長等の方法がある。

第1図に示すとの発明の一実施例のFET素子 においては、 p 型シリコンや n 型シリコンをゲー ト位極四と基板印を兼ねて用いることができる。 この場合には、基板(1)を省略することができる。 また、この場合にはp型シリコンやn型シリコン

ての発明で使用する π - 共役系高分子は、π -共役系高分子ならばいずれも使用可能であり、具 体的にはポリピロール,ポリ(N-蹬換ピロール),基の内の一種、nは整数である)で示されるもの、 ポリ(2,4-二置換ピロール)。ポリチオフエ ン、ポリ(3~置換チオフエン)。ポリ(8.4 - 二貫換チオフェン)。ポリアニリン。ポリアズ レン、ポリピレン、ポリカルパゾール、ポリ(N - 貫換カルパゾール)。ポリセレノフェン。ポリ フラン, ポリベンゾチオフエン, ポリ(フエニレ ンピニレン),ポリペンゾフラン,ポリ(パラフ エニレン), ポリインドール, ポリイソチオフェ ン, ポリピリダジン, ポリジアセチレン類。 グラ ファイト高分子類等が挙げられるが、勿論これら に限られるものではない。しかし、FETの特性、 成膜性および合成の容易さから複素五貝頭を有す るπー共役系高分子が好んで用いられるが、その 中でも一般式

の体徴固有抵抗率は半導体層として用いるェー共 役系高分子のそれよりも小さい事が実用上好まし い。更に、ゲート電極として導電性の有機系高分 子を用いても差し支えない。また使用目的に応じ ゲート収極(2)と基板(1)を兼ね、ステンレス板。銅 板等の金属板を用いることも可能である。

また絶縁薄膜(3)としては絶縁性のものであれば、 無機。有機のいずれの材料でも使用可能であり、 一般的には酸化シリコン(SiO₇),窒化シリコン, 酸化アルミニウム。ポリエチレン。ポリピニルカ ルパゾール。ポリフエニレンスルフィド、ポリパ ラキシレンなどが用いられる。これら絶縁膜の作 製方法としてはCVD法。 プラズマCVD法、蒸 **着法,スピンコーティング法,クラスターイオン** ピーム蒸着法等があるがいずれも使用可能である。 更に、LB単分子累徴法も用いるととができる。 また、p型シリコンやn型シリコンをゲート電極 (2)と基板(1)を兼ねて用いる場合には、絶線薄膜(3) としてはシリコンの熱酸化法等によつて得られる 酸化シリコン膜が好んで用いられる。

(式中、XはSおよびO原子の内の一温、Riおよ びR2は-H, -CH3, -OCH3, -C2H5および-OC2H5 および一般式

(式中、R₁およびR₂はーH, -CH₈, -OCH₈, -C₂H₈ および-OC₂ H₈ 基の内の一種、R₈は-H,-CH₈, -C₂ H₈, -C₈ H₇, - および- NO₂ 基の内の 一種、nは整致である。)で示されるものが特に 好まれ、更にポリチオフエンおよびポリ(8-メ チルオフエン)が実用上の観点から多用される。 尚、これら『一共役系路分子はFET系子の安定 性および特性の観点から極めて優れた材料である。 これらニー共役系高分子から成る有機薄膜の作製 方法としては、通常の高分子合成法で得られるエ - 共役系高分子を、スピンコーティング、蒸着法。 ディッピング法等で設けるものや、あらかじめ触

特開昭 63-76378 (5)

極上およびその近傍上に所望の = - 共役系高分子 を析出させ、ソース電極的およびドレイン電極的 間をエー共役系高分子でつなぎ、折出したエー共 役系高分子から成る有機薄膜をよく洗浄した後、 乾燥するという方法を用いる。四気化学的重合法 によつて ェー共役系高分子から成る有機薄膜の膜 厚を制御するには、合成時に流す全クーロン量を 制御する事によつて比較的容易に達成できる。π - 共役系高分子から成る有機薄膜を電気化学的重 合法で得る時には、その殆どが酸化重合であるた めに支持電解質のアニオンがドーピングされてい るので、FET素子として優れた特性を得る目的 で、ドーピング量の調整を行つても良く、場合に よつては、殆ど脱ドーピングする場合もある。電 気化学的重合法で得られるポリチオフエン、およ ぴポリ(8-メチルチオフエン)の厚さ 1000Ă 以 下の膜は特にFET素子の半導体層としての特性 が優れているので、この合成法が好んで用いられて

なお、上記のようにして得られるこの発明の実

(1) 液相からのドーピング、

(11) 電気化学的ドーピング、および

M光開始ドーピング

等の方法があり、後者ではイオン注入法があり、いずれも使用可能である。しかし、操作性、およびドーピング屋の制御性の観点から昭気化学的ドーピングでは、πー共役系高分子が発気化学的 重合法によつて得られる場合には、重合後、同じ装置でドーピング重をコントロールすることができるという利点を有する。

例えば電解重合法で上配厚さ 1000Å以下のボー共役系商分子から成る有機薄膜を形成するにはよび支持電解質を有機溶媒または水、またはよび、支持電解質を有機溶媒または水、またはし、が数溶媒との配合溶媒に溶かし反応溶液とし、作りの発明の一変 脱例の FET 紫子の少な はソース 配極(5) およびドレイン 電極(6) およびドレイン 電極(6) およびドレイン 電極(6) およびドレイン 電極(6) およびドレイン 電極(6) およびドレイン 電極(6) およびによるなどの 対域 と と の間に電流を通じて重合反応を起こさせて作用 電

施例に係わる半導体層は 1000Å 以下でなければならない。 即ち 1000Å 以上では F E T 素子の特性が低下するため良くない。.

さて、成気化学的遺合法で用いられる有機溶媒 としては、支持理解質および上記モノマーを溶解 させるものなら何でもよく、例えばアセトニトリ ル。ニトロペンゼン。ペンプニトリル。ニトロメ タン、N、N-ジメチルホルムアミド(DMF)ジ メチルスルホキシド(DMSO)。 ジクロロメタン。 テトラヒドロフラン。エチルアルコールおよびメ チルアルコール水等の極性溶媒が単独又は2種以 上の混合溶媒として用いられる。支持収解質とし ては酸化電位および避元電位が高く、 虹解重合時・ にそれ自身が酸化又は還元反応を受けず、かつ溶 媒中に溶解させることによつて溶液に電導性を付 与することの物質であり、例えば、過塩素酸テト ラアルキルアンモニウム塩、テトラアルキルアン モニウムテトラフルオロポレート塩,テトラアル キルアンモニウムヘキサフルオロホスフェート塩, テトラアルキルアンモニウムパラトルエンスルホ

特開昭 63-76378 (6)

ネート塩および水酸化ナトリウム等が用いられるが、勿論 2 種以上を併用しても構わない。

以上は、この発明の一実施例である第1図のFET茶子において、π一共役系高分子から成る有機球を電気化学的重合法にて作製する場合について説明したが、FET茶子の構造によつては、電気化学的重合法以外の他の成膜法を用いてFET茶子を作製する方が良い場合もある。このようにして得られるこの発明の一実施例のFET茶子はスイッチング茶子や大面積液晶表示茶子の駆動回路として有用である。

以下、実施例によりこの発明の詳細を説明するが、勿論、この発明はこれらの実施例に限定されるものではない。

実施例 1

8 S / cm なる電導度を有する厚さ 8 8 0 μm の n型シリコン板 (8.0 cm × 8.0 cm) の両面に 熱酸化法で8000Å 厚の酸化シリコン膜を設けた。 次に、片面にポジ型レジストを用いて、ソース電極とドレイン電極となるべきパターン (各有効面積 0.2 cm × 0.4

ドーピング状態にあるポリチオフェンを取気化学 的に脱ドーピングを行なつた後、アセトニトリル で 2 匹洗浄後、該圧下で乾燥し、これを試料 1 と する。

このようにして設けたポリチオフェンが被覆していないシリコン板の他面の酸化シリコンを紙ヤスリで一部(0.5 cml)除去し、インジウムーガリウムで n型シリコンとオーム性接触をとり、ここからリードをとり出しエポキシ樹脂で接点部固定し、このリード線を通じ、n型シリコンがゲート電極として作用するようにした。

以上のようにして第1図に示した構造のこの発明の一実施例のFET系子を試作した。この実施例では第1図中(1)と(2)がn型シリコンで構成され、装板変ケートで極であり、(3)が絶縁薄膜として働く砂化シリコン、(4)が半導体層であるポリチオフェン膜、(5)および(6)がそれぞれ金膜により被覆されたクロム膜から成るソース配極とドレイン電極である。

実施例 2

の: チャネルとなるべきギャップ: 5μm)を描き、その後、真空蒸着法にてクロム膜を 200 Å 設け、 更にその上に金膜 300 Å 設けた後、レジストを除去してソース電極とドレイン電極を形成した。 このソース低極とドレイン電極に銀ペーストでリードをとり、接点部をエポキン樹脂にて固定した。

75mlのアセントニトリル中に 2.2′ - ジチオフェン (0.158)、過塩素酸テトラエチルアンモニウム (0.558)を溶解させ、これを反応溶液とした。上配、シリコン板上のソース電極およびドレイン電極を作用電極とし、対極として白金板 (1cm×2cm)を用い、参照電極としてSEC (飽和カロメル電極)を使用し、反応溶液中にこれらを浸した。窒素ガス雰囲気下で作用電極を腸極として対極とのこのでは、100μA/cm)を8分間流し、作用電極上、すなわち、ソース電極およびドレイン電極上と両電極間の酸化シリコン上を完全に約500Å厚のポリチオフェン薄膜で被覆した。

次に、作用電極の電位をポテンショスタットで、 SECに対して + 0.4 Vに 4 時間設定して、 p型

実施例1と同様に

関約500Åのポリチオフエン

関を作製した後に、作用配極の配位をポテンショスタットでSCEに対して 0 V に 4 時間 設定して p 型ドーピング状態にあるポリチオフエンを 昭気化学的に脱ドーピングを行つた後、アセトニトリルで 2 度洗浄後、減圧下で乾燥してれを試料 2 とする。

比較例1

ポリチオフェンを合成する際に、一定電流(100 μ A/cml) を 8 分間流し、ポリチオフェン膜の膜厚を約 1400Åにした以外は実施例 1 と同様の方法でFET素子を作製してれを比較試料 1 とする。 比較例 2

ポリチオフェンを合成する瞭に、一定電流(100 μ A μ Cont) を 1 0 分間流し、ポリチオフェン膜の膜 厚を約 1800Å にした以外は実施例 2 と同様の方法で FBT 素子を作製しこれを比較試料 2 とする。

第2図は、この発明と従来とを比較するための ソース・ドレイン間電圧 - 50V におけるゲート電 圧(V)によるソース・ドレイン間電流(A)変化を示す

特開昭 63-76378 (ア)

特性図である。図中、機軸はゲート収圧(Mを、縦軸はソース・ドレイン間電流(A)を表わす。図中、(II-1) は上記試料2の特性、(II-2)は比較試料2の特性である。第2図から明らかなように、半導体層であるポリチオフェンの膜厚が約500Åである試料2においては、ゲート双圧が0Vの時に流れるソース・ドレイン関電流(リーク電流)は膜厚が約1400Åであるポリチオフェン膜を有がはりに比べ大幅に減少している。その結果、ゲート電圧によって変調できるソース・ドレイン間電流も約8桁と大きく変化させることができた。

第8図(a)および(b)は、各々上記試料1および比較試料1のソース・ドレイン間報圧によるソース・ドレイン間報圧によるソース・ドレイン間電流変化を示す特性図である。図中、(0)ないし四は各々試料1を用いて、ゲート配圧 -60V、-50V、-40V、-80V、-20V、-10Vの時の特性、09ないし如は各々比較試料1を用いて、ゲート電圧-50V、-40V、-80V、-20V、-10Vの時の特性である。図において、横軸はソース・ドレイン間電圧、縦軸はソース・ドレイン間電流である。

るものにおいて、上配半導体圏が、 # - 共役系高 分子から成る厚き 1000Å 以下の有機薄膜であることを特徴とするものを用いることにより、安定に 作動し、リーク電流を少なくすることができ、そ れによりゲート電圧によつてソース・ドレイン間 電流を大幅に変えることができる電界効果型トラ ンジスタを得ることができる。

4. 図面の簡単な説明

第4図は、この発明と従来とを比較するためのソース・ドレイン間程圧が-80Vの時のゲート電によるソース・ドレイン間電流変化を示す特性図である。図中(I-1)は駄料1の特性、(I-2)は比較駄料1の特性であり、機軸はソース・ドレイン間電圧(V)、縦軸はソース・ドレイン間電圧(A)である。

上配第 8 図および第 4 図から明らかなように、 半導体層として約 800Å 厚のポリチオフェンを有する試料 1 では、約 1800Å 厚のポリチオフェンを 半導体層に有する比較試料 1 に比べて大幅にリーク電流を減少させ、かつまた、ゲート電圧の変化 によつてソース・ドレイン間環流を変化させることができた。

また、実施例1および2で得た試料は空気中に 1ヶ月放置後も安定に作動した。

〔発明の効果〕

以上説明したとおり、この発明はソース電極とドレイン電極間の電流通路である半導体層の電導度を絶縁薄膜を介してゲート電圧によって制御す


ン固電流変化を示す特性図である。


図において、②はゲート電極、③は絶縁薄膜、 ④は半導体層、⑤はソース電極、⑥はドレイン電 極である。


なお、各図中同一符号は同一又は相当部分を示す。


代理人 大岩增堆

特開昭 63-76378 (8)












特開昭 63-76378 (9)







正 告(自発) 昭和 62年 4 6

第8図 - 25 -20 ソース・ドロン間電流(94) -15

リース・ドレイン間電圧(♥)

-10

特許庁長官殿

1. 事件の表示 持顧昭 61-222522 号

2. 発明の名称

電界効果型トランジスタ

3. 補正をする者

事件との関係 特許出願人 東京都千代田区丸の内二丁目2番3号 住 所 (601) 三菱電機株式会社 代表者 志 妓 守 哉

4.代 理

住 所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (7375) 弁理士 大 岩 増 雄 (連絡先03(213)3421特許部) 氏 名





特開昭 63-76378 (10)

5. 補正の対象

明細智の発明の詳細な説明および図面の簡単な説明の楊。

6. 補正の内容

(1) 明細杏第7頁第18行の「P型」を「P型又はn型」に訂正する。

(2) 同 第 8 頁 第 9 行 お よ び 第 1 3 行 の 「mA」を 各 々 「nA」に 訂正 する。

(3) 同第9頁第3行の「リーフ」を「リーク」に 打正する。

(4) 同第11頁第8行および第9行の2ヶ所の「イソジウム」を各々「インジウム」に訂正する。 (5) 同第11頁第12行の「用いてゲート電極と して」を「併用して」に訂正する。

(6) 同第13 其第11行~第12行の「ポリイソチオフェン」を「ポリイソチアナフテン」に訂正する。

(7) 同知 1 8 頁第 1 1 行の「水」を「、水」に訂正する。

(8) 同第18頁第18行の「物質」を「できる物

質」に訂正する。

(9) 同第 2 0 頁第 1 2 行および第 2 0 行の「SEC」 を各々「 S C E 」に訂正する。

の問第21頁第9行の「接点部」を「接点紙を」 に訂正する。

122 同第22 頁第6 行の「誠圧下で乾燥し」の次に「た後、実施例1と同様にリードを取り出した。」を挿入する。

©3 関第 2 3 頁第 8 行の「1400」を「1800」に訂正する。

14 同第 2 4 頁第 5 行~第 6 行の「ソース・ドレイン間」を「ゲート」に訂正する。

03 同男 2 4 頁第 1 0 行の「1800」を「1400」に 打正する。

06 同 第 2 5 頁 第 1 2 行の「変可」を「変化」に 打正する。

-402-